35. 如圖(十四)所示之邏輯閘電路,若X 之輸入固定為1,Y 之輸入時序信號為10110010(2 ),則輸出信號Z 為何? 5df19d8abeb20.jpg
(A) 10110010( 2 )
(B) 00000000(2 )
(C) 11111111(2 )
(D) 01001101( 2 )



參考答案

無參考答案

內容推薦

內容推薦