31 某處理器具有 32-bit 定址空間（addressing space），且具有一 64 KByte 的快取記憶體（cache）。此快取記憶體每個 cache block 為 16 Byte，以 4-way set associative 的方式儲存。請問每個 cache block 的 address tag 寬度為何？
(A) 8 bits
(B) 10 bits
(C) 17 bits
(D) 18 bits